Altium Designer 19, ошибки трассировки
Присоединяйтесь к обсуждению
Вы можете написать сейчас и зарегистрироваться позже.
Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.
Перейти к контенту
Created: 18.03.2022 | Updated: 18.03.2022
Содержание
- Summary
- Constraints
- How Duplicate Rule Contentions are Resolved
- Rule Application
- Note
Полное содержание
Rule category: Electrical
Rule classification: Binary
Summary
This rule tests for short circuits between primitive objects on the copper (signal and plane) layers. A short circuit exists when two objects that have different net names touch.
Constraints
Default constraints for the Short-Circuit rule.
- Allow Short Circuit — defines whether the target nets falling under the two scopes (full queries) of the rule can be short-circuited or not. If you require two different nets to be shorted together, for example when connecting two ground systems within a design, ensure that this option is enabled.
How Duplicate Rule Contentions are Resolved
All rules are resolved by the priority setting. The system goes through the rules from highest to lowest priority and picks the first one whose scope expressions match the objects being checked.
Rule Application
Online DRC, Batch DRC, and during autorouting.
Note
In a Printed Electronics design when different nets cross over on different layers, they are flagged as a short circuit. These cross-overs are isolated by placing a dielectric patch on a non-conductive layer.
Обнаружили проблему в этом документе? Выделите область и нажмите Ctrl+Enter, чтобы оповестить нас.
We’re sorry to hear the article wasn’t helpful to you.
Could you take a moment to tell us why?
Вы сообщаете о проблеме, связанной со следующим выделенным текстом
и/или изображением в активном документе:
Topic: Custom Pad with ‘No Net’ causes short circuit rule violation (Read 10545 times)
0 Members and 1 Guest are viewing this topic.
Hi,
I’ve made some custom pads to better match a manufacturers recommended land pattern.
Every thing is fine unless the pad has no net,
Altium will then report a short circuit between ‘pad on top layer and region on top layer’. (see attached image).
I’ve followed free_electrons advice here
Invoking «Design -> Netlist -> Update Free Primitives From Component Pads…» works,
the regions are assigned the same net as the pads, «No Net»….. 
so the violation is still valid.
I’ve tried allowing short-circuits between ‘No Net’ and ‘No Net’, (see attached image)
I’ve also tried Non-Specific No ERC directives in the schematic, (see attached image)
any ideas on how to get around this without assign names nets to every unused pin?
thanks so much for reading!
Logged
Per your layout screen capture, you still have left over objects connected to the pads. Delete them and you should be fine.
Logged
I am available for freelance work.
From recollection, ‘No Net’ is not actually a net, so using it as an a argument to the InNet() function doesn’t work. You need to use «Not InAnyNet» to return objects that are not assigned to a proper net. That’s why your design rule didn’t work, and may be why Altium throws a design rule violation with the default rules in the first place.
Logged
any ideas on how to get around this without assign names nets to every unused pin?
If you are not philosophically opposed to the nets being named and just don’t want to have to do it yourself, you can select the «Allow Single Pin Nets» project option. Beyond what the name suggests it will also assign named nets to the unused pins for you. I would think that would make your problem go away with very little effort on your part.
Logged
all fantastic suggestions, I’ll see how I go tomorrow and report back.
Logged
If you are not philosophically opposed to the nets being named and just don’t want to have to do it yourself, you can select the «Allow Single Pin Nets» project option. Beyond what the name suggests it will also assign named nets to the unused pins for you. I would think that would make your problem go away with very little effort on your part.
This solves my problem, but I think I am philosophically opposed to the nets being named, or more so, allowing single pin Nets,
by highlighting all net objects with ‘No Net’ I can quickly find faults in the schematic,
e.g. three components are in series and two of them have ‘No Net’ pins, somethings up!
From recollection, ‘No Net’ is not actually a net, so using it as an a argument to the InNet() function doesn’t work. You need to use «Not InAnyNet» to return objects that are not assigned to a proper net. That’s why your design rule didn’t work, and may be why Altium throws a design rule violation with the default rules in the first place.
This works and I like it the most,
I assume because this is a short circuit constraint rule,
it won’t stop clearance constraint rules applying to other non net objects?
I’m pretty sure it won’t, but tell me if I’m wrong!
thanks all
Logged
Invoking «Design -> Netlist -> Update Free Primitives From Component Pads…» works,
the regions are assigned the same net as the pads, «No Net»…..
I had the exact problem and doing as you suggested did solve it for me — the nets were all assigned to a common one (GND) in my case, not «no net». It is possible that I had already manually assigned the pad in the middle of the copper poly region a net name of GND in past edits, so Altium took that as the new net name for the copper poly primitive.
« Last Edit: September 05, 2016, 06:37:41 am by wireworker »
Logged
Why bother adding regions to unused pads ?
If I am not happy with a supplied footprint I copy it to my custom PCB library and edit to my liking, then link it to the part schematic.
Logged
Facebook-free life and Rigol-free shack.
$begingroup$
I created a board outline, then wanted to add a polygon pour as a GND plane in the bottom layer of my 2-layer PCB. Altium’s design rule checker raises the following error:
Short-Circuit Constraint: Between Board Cutout (Multi-Layer) Region (0 hole(s)) Multi-Layer And Polygon Region (76 hole(s)) Bottom Layer Location : [X = 0mil][Y = 0mil]
Does anyone know a solution to this? There doesn’t appear to be any short-circuits within the circuit schematic or routing.
ocrdu
7,62019 gold badges27 silver badges42 bronze badges
asked Oct 16, 2021 at 14:58
$endgroup$
4
$begingroup$
Solution:
Delete board outline, create polygon pour, then create board outline from primitives again. The polygon pour must be the outer outline.
answered Oct 16, 2021 at 15:41
KevinKevin
555 bronze badges
$endgroup$
$begingroup$
Your board outline should occupy another mechanical layer on your board. You can do this by opening ‘View configuration’ tab and create a new mechanical layer as board outline. Then you can draw board outlines using primitives, Design > Board shape > Create primitives from board shape and set layer to ‘board shape’
answered Oct 21, 2021 at 12:04
$endgroup$
Modified by Jason Howie on Feb 16, 2015
Contents
- Summary
- Constraints
- How Duplicate Rule Contentions are Resolved
- Rule Application
Rule category: Electrical
Rule classification: Binary
Summary
This rule tests for short circuits between primitive objects on the copper (signal and plane) layers. A short circuit exists when two objects that have different net names touch.
Constraints
Default constraints for the Short-Circuit rule.
- Allow Short Circuit – defines whether the target nets falling under the two scopes (full queries) of the rule can be short-circuited or not. If you require two different nets to be shorted together, for example when connecting two ground systems within a design, ensure that this option is enabled.
How Duplicate Rule Contentions are Resolved
All rules are resolved by the priority setting. The system goes through the rules from highest to lowest priority and picks the first one whose scope expressions match the objects being checked.
Rule Application
Online DRC, Batch DRC and during autorouting.
Skip to main content
Welcome to EDAboard.com
Welcome to our site! EDAboard.com is an international Electronics Discussion Forum focused on EDA software, circuits, schematics, books, theory, papers, asic, pld, 8051, DSP, Network, RF, Analog Design, PCB, Service Manuals… and a whole lot more! To participate you need to register. Registration is free. Click here to register now.
-
Hardware and PCB Design
-
PCB Routing Schematic Layout software and Simulation programs
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
altium errors on pad with vias in it
-
Thread starterpanfilero
-
Start dateFeb 27, 2012
- Status
- Not open for further replies.
-
#1
- Joined
- Jul 30, 2007
- Messages
- 6
- Helped
- 0
- Reputation
-
0
- Reaction score
- 0
- Trophy points
- 1,281
- Activity points
-
1,325
hello,
I have a surface mount component (8-pin soic) in altium with a thermal pad in the middle, the thermal pad in the footprint has 4 thermal vias in it. I need to connect these to my ground plane, but I’m getting several errors, and it wont connect. I’m getting Clearance Constraint Errors from the via to the pad, and short circuit constraint errors between the via and the pad as well. Does anyone know what I need to do to make these go away and have my via’s connect to my ground plane? I’m attaching a pic
much thanks!
-
#2
you need to assign the vias to the ground net as well. also make sure you do not have a via to pad rule that might give you the error.
-
#3
- Joined
- Jul 30, 2007
- Messages
- 6
- Helped
- 0
- Reputation
-
0
- Reaction score
- 0
- Trophy points
- 1,281
- Activity points
-
1,325
you need to assign the vias to the ground net as well. also make sure you do not have a via to pad rule that might give you the error.
I’m not sure how to access the via’s in order to assign them to the net, they are part of this component’s footprint. I think the rule that keeps getting violated is the electrical clearance rule, I’m just using the default rules. On my ground plane it looks like this
thanks
-
#4
- Joined
- Dec 26, 2006
- Messages
- 516
- Helped
- 88
- Reputation
-
178
- Reaction score
- 58
- Trophy points
- 1,308
- Location
-
India
- Activity points
-
3,974
just select the vias and right click mouse their in properties assign net name to vias (i.e. GND in your case).
Also you have to make «direct connect» option for vias if you want full contact of GND copper with vias.
-
#5
I’m not sure how to access the via’s in order to assign them to the net, they are part of this component’s footprint. I think the rule that keeps getting violated is the electrical clearance rule, I’m just using the default rules. On my ground plane it looks like this
View attachment 69829
thanks
Hey, I know this is an old post but it’s the only one describing the problem I’ve found from a quick google search.
At any rate, I found a way to access the vias in the thermal pad and thought I might as well add the solution to this thread for future googler’s.
From what I understand of the problem it’s that the thermal pad itself can have a net set on it, but the vias within it are stuck on «no net» and are unable to be selected for some reason.
Use the «Shift + V» key combination to explore through the violations when you’re hovering over the component. This brings up a window of the component and all the «violating» pins/vias. From here you can expand each option and change the properties of the vias that were unselectable before (a quick right-click away)!
Hopefully that’ll help someone else, and it wasn’t just me not seeing any obvious solutions.
-
#6
Wow! I thought I’d never see the day! A one-time post on this board that is NOT «Do my work for me plz send complete solution and documentation to wokkietokkie@lazybastard.com ASAP kthxbye! ^_^». And not just that, this is precisely the solution I was looking for too. Thank you Mr Shroomishness who will likely never see this!
I used the SHIFT-V + properties method first to see if it solved the violations. Which it did.
And for those future googlers looking for an even lazier solution, I came up with the following method.
Assume the QFN component is ‘U1’, and the thermal pad is pin number 33. Not an unreasonable assumption for a QFN-32 with thermal pad.
Use the following query in PCB Filter: InComponent(‘U1’) AND (IsVia OR (IsPad AND (Name LIKE ‘*-33’)))
Apply filter, and verify that you indeed have now selected the thermal pad and the thermal vias.
Then go to PCB Inspector, and change Net to whatever value you need, GND for example.
Hopefully this helps one of those future googlers.
- Status
- Not open for further replies.
Similar threads
-
Hardware and PCB Design
-
PCB Routing Schematic Layout software and Simulation programs
-
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
Форум РадиоКот • Просмотр темы — Все про «Altium Designer»
Сообщения без ответов | Активные темы
| ПРЯМО СЕЙЧАС: |
| Автор | Сообщение |
|---|---|
|
|
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Вымогатель припоя
Карма: 8 Рейтинг сообщения: 0
|
aam писал(а): как кто заносит информацию об элементах Для получения перечня и прочих документов есть база данных. Перегружать файл платы информацией абсолютно не нужно но в то же время информация должна быть максимально полной и однозначно определять компонент. Нужно еще и учитывать что эта информация должна быть понятно автоматическому установщику если подразумевается автоматический монтаж. |
| Вернуться наверх |
Профиль
|
 |
Добавлено: Вс фев 12, 2017 13:01:21 
| Реклама | |
|
|
|
|
|
morg |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: 2 Рейтинг сообщения: 0
|
подскажите как открыть «Altium Library (.lib)» |
| Вернуться наверх | |
|
| Реклама | |
|
|
|
|
|
musa56 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: 8 Рейтинг сообщения: 0
|
morg писал(а): через панель system -libraries — тоже самое. Для начала библиотеку нужно подключить. В окошке нажмите Libraries и в открывшейся панели плдключите библиотеку |
| Вернуться наверх | |
|
|
morg |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: 2 Рейтинг сообщения: 0
|
Вы имеете ввиду создать проект. И там подкл. библиотеку?) |
| Вернуться наверх | |
|
| Реклама | |
|
Вебинар «Мощные модульные системы питания MEAN WELL 3+N. Новинки и хиты» (22.06.2023)
Приглашаем 22 июня на вебинар, посвященный подходу компании MEAN WELL к созданию мощных управляемых систем низковольтного и высоковольтного питания и зарядных установок для промышленного, технологического, телекоммуникационного, медицинского, радиопередающего и другого оборудования, а также для систем альтернативной энергетики. Подробнее>> |
|
|
musa56 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: 8 Рейтинг сообщения: 0
|
morg писал(а): Делал..все равно открывается как пустая Расширение какое то у вас странное. Обычно PcbLib, SchLib, IntLib |
| Вернуться наверх | |
|
| Реклама | |
|
|
|
|
|
vitek63 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: 4 Рейтинг сообщения: 0
|
meh2000 писал(а): vitek63 писал(а): Добрый день! Ребята,я новичек в Альтиуме. Помогите разобраться. При соединении проводников с контактными площадками на самих контактных площадках появляются белые круги — их может быть и один и несколько. Что это такое? Как их удалить? В свойствах контактных площадок их нет. В настройках, снимите галочку, должно помочь. Но это не решение, что то Вы не правильно делаете. К этой программе нужно подходить с точки разрабртчика, а не рисовальщика печатки. 1-схема. Владимир. Снял галочку — это ничего не дало! Мне необходимо было перенести чертеж печатной платы с чертежа в Альтиум и все! Схема отсутствовала. |
| Вернуться наверх | |
|
|
musa56 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: 8 Рейтинг сообщения: 0
|
vitek63 писал(а): Мне необходимо было перенести чертеж печатной платы с чертежа в Альтиум и все На вашей картинке не вижу имена цепей. Получается вы её просто нарисовали без образования цепей? Именно поэтому у вас и получились эти круги. Сделайте следующее: DesignNetlistConfigure Phisical Nets. |
| Вернуться наверх | |
|
|
Orion33 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: -25 Рейтинг сообщения: 0
|
vitek63 писал(а): Снял галочку — это ничего не дало! Мне необходимо было перенести чертеж печатной платы с чертежа в Альтиум и все! Схема отсутствовала. С какой целью вы это делаете? Догадываюсь, что для выдачи герберов конечному производству. Тогда Альтиум для этого слишком громоздкий проект. Его цимус раскрывается при сопровождении разработки от начала до конца. А если нужно просто «оцифровать» чертеж, лучше использовать другие, менее требовательные пакеты. Хотя бы тот же P-CAD. |
| Вернуться наверх | |
|
|
aam |
Заголовок сообщения: Re: Все про «Altium Designer»
|
||
Карма: 14 Рейтинг сообщения: 0
|
musa56 писал(а): Для получения перечня и прочих документов есть база данных А для чего используется «интегрированная библиотека»? Сейчас я сделал библиотеку УГО, библиотеку посадочных мест и для начала создал одну интегрированную библиотеку и из нее ставлю элементы на схему. Но понимаю, что это не совсем правильно. Вопрос: а как правильно? Если использовать БД, то как организуется их хранение, переносимость и т. д.? |
||
| Вернуться наверх | |||
|
|
musa56 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: 8 Рейтинг сообщения: 0
|
aam писал(а): А для чего используется «интегрированная библиотека»? Для удобства. В ней все хранится в одном файле. Но это в случае если вы создали библиотеку и больше менять в ней ничего не собираетесь. Но в работе это нужно нечасто и зачастую это и неудобно. Чаще всего используются простые библиотеки подключенные к поекту. В неё вы всегда можете добавить компонент, изменить его если нужно, добавить в компонент необходимую информацию. |
| Вернуться наверх | |
|
|
Orion33 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: -25 Рейтинг сообщения: 0
|
musa56 писал(а): Но это в случае если вы создали библиотеку и больше менять в ней ничего не собираетесь. Но в работе это нужно нечасто и зачастую это и неудобно. По сравнению с П-КАДом там на порядок удобнее. Если организовывать библиотеку правильно, то ничего сложного нет. Более того, там есть опция поиска, фильтрации и изменения конкретного параметра у всех компонентов. БД, вероятно, имеет смысл делать, если требуется перечень для производства. В иных ситуациях библиотека типа МайЛиб с постоянно используемыми компонентами вполне самодостаточна. |
| Вернуться наверх | |
|
|
Illusi0ns |
Заголовок сообщения: Re: Все про «Altium Designer»
|
||
Карма: 1 Рейтинг сообщения: 0
|
Доброго времени суток, уважаемые. |
||
| Вернуться наверх | |||
|
|
musa56 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: 8 Рейтинг сообщения: 0
|
Illusi0ns писал(а): Посоветуйте пожалуйста! Посоветую Пикад. Простой и дружественный интерфейс. Если не нужны совсем крутые платы то делает все что нужно. Дружит с Альтиумовским трассировщиком. Документацию в нем можно делать практически по ГОСТу. По нему очень много книг. Производители плат спокойно берут его файлы и не нужно делать Герберы. Ну конечно есть и нюансы в работе но как же без них но это не смертельно. |
| Вернуться наверх | |
|
|
Orion33 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: -25 Рейтинг сообщения: 0
|
А я не посоветую Пикад. После знакомства с Альтиумом он выглядит как «Запорожец». Да, ехать и на нем можно, но на «Мерседесе» комфортнее. Особенно это касается оформления документации по ЕСКД. У нас в конторе была сторонняя программа, который перечень по ГОСТу генерила. Сам он не могет. А для Альтиума специальная надстройка есть. И да, основной козырь Альтиума — возможность работы с 3Д в связке с КАДами. Когда устройство не закрывается из-за косяков проектировки, становится немного обидно. А когда разрабатываешь в 3Д, вероятность такого случая минимальна. |
| Вернуться наверх | |
|
|
musa56 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: 8 Рейтинг сообщения: 0
|
Orion33 писал(а): После знакомства с Альтиумом он выглядит как «Запорожец» Ну не всем же на Бугати и Ягуарах разъезжать. Альтиум мощная программа, слов нет. Но сильно замороченная и перегруженная функционалом. Во всем этом разбираться и разбираться. И она оправдана на серьезных проектах. Но в большинстве случаев все это избыточно и вся эта мощь невостребованнаа на поверхности остаются его глюки и невозможность делать простейшие вещи. |
| Вернуться наверх | |
|
|
Illusi0ns |
Заголовок сообщения: Re: Все про «Altium Designer»
|
||
Карма: 1 Рейтинг сообщения: 0
|
В альтиуме нет одной простой функции. Как в спринте — мастер площадок. Нужно было мне посадочное место под ИНку сделать, так, чтоб сделать круговой массив из 12ти контактов, так извращаться пришлось.. Сосчитал угол, создал дугу нужного диаметра, и угол сначала от нуля и до n, поставил два контакта, потом от n+1 до n+2, еще два контакта.. И так этой дугой полз по кругу, пока не сделал все контакты.. Ну что за бред |
||
| Вернуться наверх | |||
|
|
vitek63 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: 4 Рейтинг сообщения: 0
|
musa56 писал(а): vitek63 писал(а): Мне необходимо было перенести чертеж печатной платы с чертежа в Альтиум и все На вашей картинке не вижу имена цепей. Получается вы её просто нарисовали без образования цепей? Именно поэтому у вас и получились эти круги. Сделайте следующее: DesignNetlistConfigure Phisical Nets. Ничего не получается! Заметил,что при наведении курсора на контактную площадку,в верхнем левом углу появляется такое сообщение: «Short-Circuit Constraint Between Track on TopLayer and Pad on Multilayer». Число таких сообщений равняется числу кругов. Я не силен в английском,поэтому и установил Altium Designer на русском. Имеющийся переводчик переводит черти как. Думаю вот,может забить на Альтиум — хоть и русифицирован,но больно мудрен он со своими правилами. Может установить P-CAD, да работать в нем… Правда,придется изучать английский. |
| Вернуться наверх | |
|
|
musa56 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: 8 Рейтинг сообщения: 0
|
vitek63 писал(а): Ничего не получается! Что у вас не получается. Вам нужно из ваших примитивов образовать электрические связи. Надпись вам говорит что у вас замыкание в слое ТОР между линией и Падом. У вас линия не принадлежит никакой цепи. Поэтому Альтиум на неё и ругается. |
| Вернуться наверх | |
|
|
Orion33 |
Заголовок сообщения: Re: Все про «Altium Designer»
|
|
Карма: -25 Рейтинг сообщения: 0
|
Illusi0ns писал(а): Ну что за бред Действительно, что за бред, что разработчики современного программного продукта не заточили его под старую ламповую рухлядь… musa56 писал(а): Вам нужно из ваших примитивов образовать электрические связи. Надпись вам говорит что у вас замыкание в слое ТОР между линией и Падом. У вас линия не принадлежит никакой цепи. Поэтому Альтиум на неё и ругается. И Пикад на такое бы ругался, только у него нет интерактивной проверки. vitek63 musa56 писал(а): Ну не всем же на Бугати и Ягуарах разъезжать. Альтиум мощная программа, слов нет. Но сильно замороченная и перегруженная функционалом. Во всем этом разбираться и разбираться. И она оправдана на серьезных проектах. Ну я про то и говорю, что ездить и на Запорожце можно. С Бугатти надо сначала разобраться, как ее завести, зато потом доедешь быстрее, комфортнее и без остановок на обочине |
| Вернуться наверх | |
|
Сквозное проектирование с 3Д моделями сильно облегчает жизнь даже на простых изделиях, не говоря уже про многоплатные конструкции.|
Illusi0ns |
Заголовок сообщения: Re: Все про «Altium Designer»
|
||
Карма: 1 Рейтинг сообщения: 0
|
Orion33 писал(а): Illusi0ns писал(а): Ну что за бред Действительно, что за бред, что разработчики современного программного продукта не заточили его под старую ламповую рухлядь… С одной стороны, конечно, соглашусь, НО, инструмент создания массива выводов, он же много где нужен.. не только круговой, но и обычный.. вот как мне библиотеку нарисовать для штырьковой линейки 2х10 например? Копипастом заниматься, координаты выставлять? на сколько я помню, в ComponentWizard`е такой функции нет. Или этот момент как раз и относится к тому, о чем вы говорили, что надо сначала «разобраться как заводить», то есть, отрисовать все библиотеки и прочее, а потом уже ехать быстро?)) |
||
| Вернуться наверх | |||
|
Кто сейчас на форуме |
|
Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 11 |
| Вы не можете начинать темы Вы не можете отвечать на сообщения Вы не можете редактировать свои сообщения Вы не можете удалять свои сообщения Вы не можете добавлять вложения |
|
0 / 0 / 1 Регистрация: 15.06.2015 Сообщений: 33 |
|
|
1 |
|
|
26.09.2020, 18:03. Показов 1396. Ответов 2
Нарисовал схему, но у транзисторов эмиттер и коллектор почему-то закорочены: «Short-Circuit Constraint between pad on multilayer and track on Top Layer» Миниатюры
0 |
|
Programming Эксперт 94731 / 64177 / 26122 Регистрация: 12.04.2006 Сообщений: 116,782 |
26.09.2020, 18:03 |
|
2 |
|
Модератор
8811 / 6593 / 896 Регистрация: 14.02.2011 Сообщений: 23,185 |
|
|
26.09.2020, 18:43 |
2 |
|
Нарисовал схему, схема то где?
0 |
|
0 / 0 / 1 Регистрация: 15.06.2015 Сообщений: 33 |
|
|
26.09.2020, 19:01 [ТС] |
3 |
|
Прикрепляю. Транзистор сам тоже сделал. Если ещё что-то нужно показать, покажу) Миниатюры
0 |
Содержание
- Обзор
- Доступ к панели
- Выбор правил и нарушений
- Управление отображением нарушений проверки правил проектирования
- Системные настройки отображения нарушений
- Определение стиля графического шаблона
- Определение стиля отображения нарушения для каждого типа правил
- Системные настройки отображения нарушений
- Контекстное меню
- Раздел Rule Classes
- Раздел Rules
- Раздел Violations
- Советы
Полное содержание
Главная страница: Панели редактора плат
Панель PCB Rules And Violations
Обзор
Проверка правил проектирования (Design Rule Checking, DRC) – это мощная автоматизированная функциональная возможность, которая осуществляет проверку логической и физической целостности проекта. Панель PCB Rules And Violations позволяет легко просматривать правила проектирования и нарушения в текущей рабочей области платы. Панель обеспечивает центральное расположение для просмотра и изменения правил, запуска проверок правил проектирования и отображения отдельных нарушений в виде графики в рабочей области.
Доступ к панели
- Чтобы открыть панель PCB Rules And Violations, нажмите кнопку Panels в правой нижней части приложения Altium Designer, когда редактор плат активен, и выберите PCB Rules And Violations.
- Другой способ – выберите команду View » Panels » PCB Rules And Violations из главного меню.
- По завершении процесса пакетной проверки правил проектирования, панель PCB Rules and Violations открывается автоматически.
Выбор правил и нарушений
Панель PCB Rules And Violations состоит из четырех разделов, которые предлагают различные области действия для правил проектирования и нарушений:
- Rule Classes (Классы правил) – правила проектирования, сгруппированные по классам, таким как Clearances и Widths.
- Rules (Правила) – отдельные правила проектирования выбранного класса. Определенную проверку правил проектирования можно запустить через контекстное меню.
- Violations (Нарушения) – подробная информация о нарушениях, найденных запущенной проверкой правил проектирования.
- Waived Violations (Отклоненные нарушения) – подробная информация о найденных нарушениях правил, отклоненных с помощью команды Waive Selected Violations. Этот раздел доступен только если хотя бы одно нарушение было отклонено.
Отклоненные нарушения отображаются на плате цветом, отличным от цвета других нарушений. Настройки цвета можно изменить в разделе System Colors панели View Configuration.
При выборе отдельного нарушения оно графически подсвечивается в рабочей области. Графика нарушения отрисовывается только на тех слоях, на которых находятся вызывающие нарушение примитивы, и этот слой (если он включен) станет активным слоем в рабочей области. Если доступна подробная информация о нарушении (см. ниже), графика редактора отобразит значение ограничения, заданное в правиле, и укажет, находятся ли вызывающие нарушение объекты выше или ниже этого значения.
Нарушение минимального значения (12 милов) правила для ширины трассы.
Нарушение минимальных значений диаметра (50 милов) и отверстия (28 милов) правила для размеров переходного отверстия.
Обратите внимание, что если включен метод подсветки Zoom, вид в рабочей области будет приближен к нарушению. Уровень приближения можно изменить с помощью кнопки Magnify панели.
Вы также можете получить доступ к нарушению непосредственно из рабочей области. Когда курсор наведен на вызывающий нарушение объект, щелкните ПКМ и выберите команду Violations из контекстного меню, затем выберите соответствующее нарушение, чтобы открыть диалоговое окно Violation Details.
Управление отображением нарушений проверки правил проектирования
Отображение нарушений проверки правил проектирования можно настроить для повышения ясности в соответствии с вашими предпочтительными параметрами стиля, количества и цвета графических маркеров. Наряду с графическим отображением подробной информации о нарушениях, на примитивах может быть отображен графический шаблон в выбранном стиле.
Вверху: включено отображение подробной информации о нарушении.
В центре: включено отображение графического шаблона нарушения.
Внизу: включено отображение подробной информации о нарушении и графического шаблона.
Системные настройки отображения нарушений
Отображение нарушений проверки правил проектирования с помощью информации и/или графического шаблона определяется на странице PCB Editor — DRC Violations Display диалогового окна Preferences.
Выберите, как вы хотите отображать нарушения проверки правил проектирования в рабочей области – с помощью информации о нарушении и/или графического шаблона.
Определение стиля графического шаблона
Используйте параметры в области Violation Overlay Style этой страницы для определения стиля графического шаблона, который следует использовать для нарушений. Таблица ниже иллюстрирует пример трассы на верхнем слое с нарушением правила Width, изображенной с различными настройками графического шаблона.
|
Выбранный стиль |
Описание |
Пример результата |
|---|---|---|
|
None (Layer Color) |
Цвет переопределения DRC игнорируется, остается видимым только цвет слоя по умолчанию. |
|
|
Solid (Override Color) |
Используется цвет переопределения DRC, который полностью переопределяет цвет слоя по умолчанию. |
|
|
Style A |
Используется цвет переопределения DRC для отображения шаблона с восклицательными знаками. Цвет слоя по умолчанию также остается видимым. |
|
|
Style B |
Используется цвет переопределения DRC для отображения шаблона с перекрестиями. Цвет слоя по умолчанию также остается видимым. Это шаблон по умолчанию. |
|
Цвет переопределения (цвет, связанный с отображением графического шаблона для нарушений) определяется системным цветом DRC Error Markers в разделе System Colors вкладки Layers and Colors панели View Configuration.
Определение стиля отображения нарушения для каждого типа правил
В области Choose DRC Violations Display Style диалогового окна Preferences представлена таблица, которая позволяет выбрать стиль отображения нарушений для каждого типа правил. Включите флажок в поле Violation Details для типа правила, чтобы использовать подробную информацию для отображения нарушения проверки этого правила. Включите флажок в поле Violation Overlay, чтобы использовать указанный графический шаблон для отображения нарушения.
Щелкните ПКМ в таблице, чтобы открыть меню команд для быстрого включения или отключения определенного стиля для всех типов правил. Вы также можете быстро включить определенный стиль отображения нарушений только тех правил, которые используются в проекте.
Используйте таблицу и связанные с ней команды для точной настройки того, как нарушения проверки правил будут отображаться в рабочей области.
По умолчанию параметр Violation Details включен для всех типов правил, а параметр Violation Overlay включен только для правил Clearance, Width и Component Clearance.
Совместное использование этих двух стилей позволят настроить «грубую» и «точную» индикацию нарушений.
Контекстное меню
Ряд опций доступен через контекстные меню разделов панели. Основные из них приведены ниже.
Раздел Rule Classes
- Run DRC Rule Class (Запустить проверку класса правил) – запустить проверку всех правил, содержащихся в классе. Классы могут включать в себя одно правило (например, Short-Circuit Constraint) или большое число правил (как правило, класс Clearance Constraint).
- Clear Violations For Rule Class (Очистить нарушения для класса правил) – очистить нарушения (из рабочей области и из панели) для всех правил, содержащихся в классе.
Раздел Rules
- Run DRC Rule (Запустить проверку правила) – запустить проверку выбранного правила.
- Clear Violations (Очистить нарушения) – очистить нарушения выбранного правила.
- Properties (Свойства) – открыть диалоговое окно Edit PCB Rule, которое позволяет изменить настройки выбранного правила.
Раздел Violations
- Properties (Свойства) – открыть диалоговое окно Violation Details, в котором представлена подробная информация об ограничениях правила и текущем нарушении.
- Waive Selected Violations (Отклонить выбранные нарушения) – открыть диалоговое окно Waived Violation Info, в котором можно ввести и сохранить информацию о нарушении, выбранном для отклонения. После ввода необходимой информации и нажатия OK отклоненное нарушение будет отображено в разделе Waved Violations.
Советы
- Для полного управления классами ограничений и правилами платы откройте диалоговое окно PCB Rules and Constraints Editor с помощью команды Design » Rules.
- Динамическая проверка правил проектирования может быть включена/отключена на странице PCB Editor — General диалогового окна Preferences.
- Правилам проектирования может быть задан динамический и/или пакетный режим проверки в диалоговом окне Design Rule Checker (Tools » Design Rule Check).